ARM Système sur puce (SOC) Dive profonde: bord de bord et tissu de cohérence

Architecture Système sur puce (SOC) ARM a expliqué le diagramme suivant faisant référence à l'architecture d'origine à ARM SOC Architecture Le diagramme décrit une conception complète du système sur puce basé sur ARM moderne optimisée pour l'inférence AI Edge et l'informatique hétérogène. Cette architecture est la base des smartphones modernes, des caméras de sécurité haut de gamme et des systèmes autonomes.

Décomposons la couche de conception par calque:

1) Architecture en un coup d'œil

Cinq couches:

1. Plan de contrôle (Cortex-A Clusters, GIC, PMU)
2. Plan de données (NPU, GPU, ISP, VPU)
3. Sous-système de mémoire (L1 / L2 / LLC, TLB, MC + DRAM)
4. Tissu d'interconnexion et de cohérence (Chi / Ace, filtres Snoop, QoS)
5. Tissu de traduction d'E / S (SMMU, Streamids, PCIe / USB / Affichage / réseau)

Modèle mental: CPU = orchestrateur (contrôle), accélérateurs = muscle (données). Le processeur met en place des travaux; Les accélérateurs le craquement; Le tissu maintient tout cohérent et à temps.

2) plan de contrôle (haut, bleu clair)

Ce qui vit ici

• ARM Cortex-A Clusters CPU (par exemple, 4 cœurs) avec L1i / L1d privé et L2 partagé par cluster.
• GIC (contrôleur d'interruption générique) pour le routage / la priorité des interruptions de dispositif.
• PMU (unité de surveillance des performances) pour les compteurs sur le silicium (manquements de cache, ratés TLB, branches, cycles).

Pourquoi ça compte

• Exécute OS / Superviseur et orchestre les accélérateurs.
• Gère les exceptions / IRQS; Configure la QoS, les partitions de cache, les mappages SMMU.
• PMU est votre sérum de vérité pour le réglage.

Rôle: configurer le monde. Ne faites pas de travail lourd.

3) plan de données (au milieu gauche, vert clair)

Calculer les moteurs

• NPU (accélérateur AI): moteurs GEMM / Convoluti...
  [Courte citation de 8% de l'article original]