Source: eetop
Depuis que Federico Faggin a dessiné l'Intel 4004, le premier microprocesseur commercial, en 1971, dans une règle et un crayon de couleur, la conception des puces a fait de grands progrès. Aujourd'hui, les concepteurs peuvent choisir de nombreux outils logiciels pour planifier et tester de nouveaux circuits intégrés. Cependant, à mesure que les puces deviennent plus complexes, certaines puces contiennent des centaines de milliards de transistors, les problèmes que les concepteurs doivent résoudre deviennent de plus en plus complexes. Les outils existants ne résolvent pas toujours ces problèmes.
L'ingénierie des puces modernes est un processus itératif, dont neuf étapes, des spécifications du système à l'emballage. Chaque phase contient en outre plusieurs sous-étapes, et selon la taille du problème et ses contraintes, chaque sous-étage peut prendre des semaines, voire des mois. Il existe 10 100 à 101 000 solutions à de nombreux problèmes de conception, mais très peu d'entre eux sont réalisables, ce qui équivaut à trouver une aiguille dans une botte de foin. Les outils d'automatisation d'aujourd'hui ne parviennent souvent pas à résoudre des problèmes pratiques à cette échelle, ce qui signifie que l'intervention manuelle est requise, ce qui entraîne le processus fastidieux et long que les fabricants de puces s'attendent.
Sans surprise, les gens sont de plus en plus intéressés à utiliser l'apprentissage automatique pour accélérer la conception des puces. Cependant, notre équipe de laboratoire d'intelligence artificielle Intel (IA) a constaté que les algorithmes d'apprentissage automatique seuls ne sont souvent pas suffisants pour résoudre des problèmes, en particulier lorsque plusieurs contraintes doivent être respectées.
En fait, nous avons récemment essayé de développer une solution basée sur l'IA à une tâche de conception délicate appelée plancher (plus à ce sujet plus tard), mais a finalement constaté que les outils basés sur des méthodes non AI tels que les recherches classiques sont plus réussies. Cela montre que l'industrie ne devrait pas abandonner la technologie traditionnelle trop tôt. Nous pensons maintenant qu'une approche hybride qui combine les avantages des deux (bien que actuellement sous la recherche) peut être la voie la plus productive vers le développement. Les raisons sont les suivantes.
L'un des goulots d'étranglement les plus importants dans la conception des puces est au stade de la conception physique, lorsque l'architecture a été déterminée et que la logique et la conception du circuit ont également été terminées. La conception physique implique l'optimisation géométrique de la disposition et de la connectivité des puces. La première étape consiste à diviser la puce en modules fonctionnels avancés, tels que les noyaux CPU, les modules de stockage, etc. Ces grandes partitions sont ensuite subdivisées en parties plus petites, à savoir les macrocellules et les cellules standard. Un système typique sur Chip (SOC) a environ 100 modules avancés, qui se composent de centaines à des milliers de macrocellules et de milliers à des centaines de milliers d'unités standard.
Vient ensuite la planification de la disposition, à laquelle les modules fonctionnels doivent être organisés en fonction de objectifs de conception spécifiques, tels que des performances élevées, une faible consommation d'énergie et une rentabilité. Ces objectifs sont généralement atteints en minimisant la longueur du fil (la longueur totale des nanofils de connexion des éléments du circuit) et des zones vides (la surface tota...
[Courte citation de 8% de l'article original]